Inicios de VHDL(entity, port)

De nuevo estoy por aqui para compartir un poco de conocimiento, esta vez, Les explicare lo poco que yo voy aprendiendo sobre VHDL.

VHDL es un lenguaje de descripción de hardware, en español, es un lenguaje de "programación" para crear hardware(circuitos de propósito general o especifico).

Su uso va de la mano con las tarjetas programables FPGA, que son un mar de compuertas unidas por alambres en una tarjeta con entradas USB y Ethernet, las cuales se programan para interconectarse para crear el circuito escrito en el lenguaje.

Y después de esta breve explicación, les mostrare como se escribe la entidad(entity), que es la caja negra donde se empaqueta un circuito, donde solo puedes ver las entradas y salidas del mismo.

entity Nombre_de_la_entidad is
    port(
            );
end entity Nombre_de_la_entidad;

Se escribe la palabra reservada entity y enseguida el nombre del circuito, despues is port(donde se deben de escribir las entradas y salidas del circuito); en la siguiente linea terminas la entidad con end entity seguido del nombre de la entidad. Ahora un ejemplo:


entity fa1b is
 
port(Xin: in bit;
        Yin: in bit;
        Cin: in bit;
        Suma: out bit;
        Cout: out bit
    );

end entity fa1b;

Aqui, el nombre de la entidad es fa1b que es un sumador de un bit, y dentro del postulado port se encuentran los dos bits a sumar(Xin, Yin) y el Carry de entrada(Cin), además de las salidas de la suma(Suma) y el Carry de salida(Cout).

Ahora, el postulado de declaración: Xin: in bit;

Que es, etiqueta de la entrada o salida  :  Modo de entrada o salida(in, out) seguido del tipo(bit)  ;

Bien, este es el primer paso para crear un circuito en lenguaje VHDL.

Nos vemos pronto...